摘要：中小規模的LED點陣顯示使用非常廣泛，采用單片機控制時，需要擴展大量的外圍資源，并且不便于進行擴展、修改和維護。在系統可編程邏輯器件具有豐富得I/O口及內部資源，器件的編程和修改也極為方便。本文中，采用在系統可編程邏輯器件EPM7128作為核心來實現對LED點陣顯示的控制，不但簡化了外圍電路、而且易于修改、擴展和維護。
關鍵詞：可編程邏輯器件、在系統可編程、LED點陣
在系統可編程技術（ISP—In System Programming）及其在系統可編程系列器件，是90年代迅速發展起來的一種新技術和新器件。現場可編程器件（FPGA和CPLD）等ISP器件無須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設計方法，使用原理圖或硬件描述語言（VHDL）等方法來描述電路邏輯關系，可直接對安裝在目標板上的器件編程。它易學、易用、簡化了系統設計，減小了系統規模，縮短設計周期，降低了生產設計成本，從而給電子產品的設計和生產帶來了革命性的變化。
1、系統結構及工作原理
LED點陣顯示控制的傳統方式是采用單片機或系統機作為CPU來實現，當系統顯示的信息比較多時，由于單片機的輸入/輸出端口（I/O）有限，采用此方式的成本將大大增加，系統和程序的設計難度也急劇增加；而且，當系統完成后修改、改變顯示方式或擴展時，所需改動的地方比較大，甚至有可能需要重新設計；另外，在以顯示為主的系統中，單片機的運算和控制等主要功能的利用率很低，單片機的優勢得不到發揮，相當于很大得資源浪費。如果采用現場可編程邏輯器件作為CPU來設計控制器，選擇合適的器件，利用器件豐富的I/O口、內部邏輯和連線資源，采用自頂而下的模塊化設計方法，可以方便地設計整個顯示系統。由于PLD器件的外圍器件很少，且可以利用PLD的編程端口（可復用）進行在系統編程，使得系統的修改、顯示方式的改變和擴展都變的非常簡單、方便。
本系統采用單個16×16LED點陣逐列左移（或右移）顯示漢字或字符，需顯示漢字或符號的16×16點陣字模已經存放在字模存儲器中。顯示控制器由復雜可編程邏輯器件（CPLD）EPM7128SLC84-15來實現，系統組成原理框圖如圖1所示。系統原理是PLD控制模塊首先產生點陣字模地址，并從存儲器讀出數據存放在16位寄存器中，然后輸出到LED點陣的列，同時對點陣列循環掃描以動態顯示數據，當需要顯示數據字模的列和被選中的列能夠協調配合起來，就可以正確顯示漢字或符號。
圖1 點陣顯示控制器原理框圖
2、控制器設計及工作原理
從框圖中可以看出，系統的關鍵在于控制器的設計。LED點陣顯示數據地址的產生、點陣列掃描和需顯示數據的配合以及點陣顯示方式控制的實現都必須由控制器來實現。對單個16×16LED點陣顯示控制器進行設計的頂層邏輯原理圖如圖2所示。
圖2 控制器頂層電路原理圖
原理圖中包含5個模塊，其中sequ模塊產生讀信號RDN和10位地址線（AD[9..0]）中的最低位地址AD0，AD0和其它模塊產生的地址配合，通過8位數據線（DATA[7..0]）從存儲器讀出列高字節（AD0=1時）和低字節（AD0=0時），由于16×16點陣字模數據為32個字節，每列含兩個字節即16位，它由HOUT[7..0]和LOUT[7..0] 來構成；模塊add16由adclk提供一個慢時鐘構成16進制計數器，它的輸出送給addr16模塊，為變模計數器addr16提供一個模，通過模的規律變化以控制點陣按照左移或右移等顯示方式進行顯示；模塊decode4_16是一個4—16譯碼器，其輸出ROUT[15..0]連接到LED點陣的列，可選中16×16LED點陣的某列，并顯示sequ模塊輸出的點陣高低字節（字模）數據；模塊addr16為點陣顯示控制的核心，為了實現點陣漢字從右到左逐列移動顯示，它由add16模塊提供的模，在addr16內部構成兩個變模計數器，其中一個用來產生讀字模數據的地址AD[4..1]，另外一個產生16×16LED點陣列掃描選擇地址SUABAD[3..0]，列掃描選擇地址由decode4_16譯碼后輸出；模塊addr1為字選擇計數器，其輸出可以控制多塊LED顯示器的顯示及其顯示方式。
控制核心模塊addr16采用AHDL語言設計，在開發軟件MAX+plus Ⅱ10.2中實現，程序如下所示。
SUBDESIGN addr16
(
ckdsp,reset,in[3..0]:INPUT;
ad[4..1],subad[3..0]:OUTPUT;
)
VARIABLE
reg1[3..0]: DFF;
reg2[3..0]: DFF;
reg3[3..0]: DFF;
BEGIN
reg1[].clk=ckdsp;
reg1[].clrn=reset;
reg2[].clk=ckdsp;
reg2[].clrn=reset;
reg3[].clk=!ckdsp;
reg3[].clrn=reset;
reg2[].d=15-in[];
if reg1[].q>=in[] then
reg1[].d=0;
else
reg1[].d=reg1[].q+1;
end if;
ad[]=reg1[];
reg3[].d=reg1[].q+reg2[].q;
subad[]=reg3[].q;
END;
為了實現字符由右到左逐列移動顯示，模塊addr16內部設計了兩個由add16控制的變模加法計數器，其中一個輸出為ad[4..1]（4位地址線），另一個輸出為subad[3..0]（列掃描控制線）。從程序可以看出，當模輸入in[3..0]=0時，ad[4..1]=0，而subad[3..0]=15，此時ad[9..5]亦等于零，AD0在0和1間變化，即讀出第一個字符的第一列并顯示在LED的第16列；當模輸入in[3..0]=1時，在記數脈沖AD0的作用下，ad[4..1]和subad[3..0]都為二進制加法計數器，但ad[4..1]由0加到1返回到0，同時subad[3..0]由14加到15返回到14，此時ad[9..5]仍然等于零，AD0在0和1間變化，即讀出第一個字符的第一、二列并顯示在LED的第15、16列…由此類推，可見當模塊add16的加法記數輸出由0變到15時，LED點陣字符將由左到右逐列移動顯示。以上程序在MAX+plusⅡ10.2上仿真驗證結果如圖3所示。由仿真結果可以看到，由計數模控制輸入in[3..0]控制的兩個變模計數器輸出ad[4..1]和subad[3..0]的結果正確無誤。
圖3 addr16模塊仿真時序圖
在設計中，應注意模塊sequ的記數時鐘CLK頻率的選擇應遠遠大于模塊add16的記數時鐘adclk的頻率，addr16的記數時鐘為地址最低位AD0，字選擇計數器的時鐘脈沖為16進制模塊add16的最高位OUT3。這樣，ad[4..1]和subad[3..0]同步變化的足夠快，在點陣LED上可以看到完整的字符，并當add16記數到15產生進位返回到0時，字選擇模塊addr1獲得一個記數脈沖并加1（上升沿觸發），此后將顯示下一個字符。
3、系統擴展
以上為顯示單個字符系統，若要同時顯示多個字符時，可以按照圖1加入虛線框內部分，并且模塊addr1設計成addr16的格式，把AD4作為addr1的記數脈沖即可。按照EPM7128SLC84—15的資源（64個I/O口，2個全局時鐘，1個全局復位和5個可復用專用端口，5000個等效邏輯門，192個內部寄存器），若不外部擴展譯碼器，可以有效控制約16個字符的顯示；而采用外部譯碼器時，可以控制的字符數將大大增加，但須注意時鐘CLK的頻率需要提高，以視覺不能看到整個字符的閃爍為基準。
4、結論
以上點陣字符顯示系統在開發軟件MAX+plusⅡ10.2上經仿真驗證無誤，并且已經成功地應用在煤礦電力監控系統的大屏幕顯示中。另外，由于器件含有豐富的可編程連線資源，當系統顯示方式和顯示字符個數變化時，只需要通過開發工具修改控制器的控制邏輯和連接關系，再將修改完成的程序通過下載電纜下載到器件即可，而電路板可以不做任何改動，可見，系統的維護和修改是極其方便和容易的。當然，由于CLPD的驅動能力有限，當點陣LED顯示亮度不夠時，需要添加LED驅動電路以得到合適的LED顯示亮度。
參考文獻：
1、 宋萬杰，羅豐，吳順君. CPLD技術及其應用. 西安電子科技大學出版社,1999
2、 劉寶琴等編譯，Altera可編程邏輯器件及其應用. 清華大學出版社,1995
3、 Altera可編程邏輯器件培訓方案.產品架構及軟件. Altera，1995
4、 Altera 公司Data Book 1998
5、 Altera 公司.High Speed Board Designs
66821730(技術支持)
